三维异质集成
三维异质集成（英语：3D Heterogeneous Integration，3DHI），是指将在不同材料系统单独制造的组件堆叠在一个封装中，形成一个在功能和性能方面具有革命性改进的微系统。传统集成电路 CMOS 工艺按照“摩尔定律”经过数十年的发展，已经开始边际收益递减，表现为引入下一代技术后单个晶体管成本不降反升，性能提升、面积缩小、功耗降低（PPA）放缓。
通过三维异质集成等先进封装技术实现系统层面的小型化、多功能化，已成为集成电路技术创新的重要方向之一。2022 年美国国防高级研究计划（DARPA）启动下一代微电子制造（NGMM）项目，该项目将三维异质集成作为下一代微电子制造的关键技术，并提出建立美国三维异质集成微系统（3DHI）研发制造中心，开发用于 3DHI 微系统的设计、封装、组装和测试关键工艺模块。
按照 DARPA 的定义，三维异质集成（3DHI）是指将在不同材料系统单独制造的组件堆叠在一个封装中，形成一个在功能和性能方面具有革命性改进的微系统。其三维异质集成定义包括两层含义：一是同质组件异构集成，即通过封装技术将多个采用不同工艺，具有不同功能，由不同厂商制造的同质芯片（一般是硅基芯片）集成到一个封装内部；二是异质组件集成，即将不同半导体材料的器件集成到一个封装内，如：硅基数字处理电路与 GaN 射频、功率器件集 成等。
3DHI 技术具有以下优点：将芯片封装架构由平面拓展至 2.5D 或 3D，可实现更小更紧凑的芯片系统；可以融合不同的半导体材料、工艺、器件的优点，实现更复杂的功能和更优异的性能；将单芯片系统（SOC）分拆成若干小芯片，简化了芯片设计复杂度，单个小芯片功能可以单独优化，提高了芯片设计效率；此外，使用 3DHI 技术还可以避免芯片（Die）尺寸增大而带来良率的下降，各个 Die 可以使用不同的最佳工艺，实现制造成本的降低。
技术的发展现状及态势
根据 SEMI 异质集成技术路线图（HIR），当前，异质集成技术正沿着多种材料、工艺集成，3D 集成，以及提高封装功率/效率、互联密度、可扩展性等方向发展。其技术创新主要集中在以下几个方面：
EDA（电子设计自动化） 工具
3DHI 需要考虑的物理参数更加复杂，对 EDA 工具提出新的要求，例如：IC/封装的协同优化，TSV 通孔、硅中介层等引入产生的新约束等，此外，不同芯片高密度互连，对于布局布线也需要开发新的工具以实现最优化。尽管目前已有多种可用于 3D IC 设计的 EDA 点工具，但全流程工具仍不完善，设计团队相当程度上仍需自行摸索设计方法、整合开发流程，积累经验数据，难以达到理想的开发效率。包括 IMEC、Cadence 等企业均在积极构建 3DHI EDA 工具平台。
小芯片（Chiplet）
Chiplet 将一个系统单芯片（SoC）设计拆分成许多不同功能区块的小芯片，再藉由先进封装整合在一起。可以提升芯片设计灵活性，也具有制程良率、低成本优势，并可以提升设计效率，加快产品上市时间。2022 年 3 月，Intel 联合台积电、三星、日月光、微软、高通等企业共同成立 Chiplet 产业联盟，共同推动小芯片间通用互连传输标准（Universal Chiplet Interconnect Express，UCIe），以打造开放式的全球 Chiplet 生态系统。UCIe 定义了芯片间 I/O 物理层、芯片间协议、软件堆栈等标准，可以实现小芯片即插即用（Plug and Play），大大提高设计的灵活性和通用性。
集成工艺
要实现 3DHI，集成工艺方面仍需要突破几个关键技术，如：硅通孔（TSV）、晶圆/芯片键合技术、散热等。TSV 是通过在硅片上制作通孔，以实现垂直的电互连。TSV 技术可分为三种类型：先通孔技术，在 CMOS 工艺过程之前在硅片上完成通孔制作和导电材料填充；中通孔技术，在 CMOS 制程之后和后端制程（BEOL）之前制作通孔；后通孔技术，是在 CMOS 工艺完成后，减薄处理之前制作通孔。TSV 核心技术是深硅刻蚀（微孔的批量刻蚀）和 TSV 孔内导电材料的电镀沉积，关键是提高通孔的高纵横比、阶梯覆盖、外形控制、工艺灵活性和速度。
混合键合技术（Hybrid bonding），是通过热处理实现由介电材料（Dielectric Material）间隔的高密度 Cu 衬垫的直接连接。具有超短互连间距，超高互连密度的优点。由于取消了凸点（no bump），硅片间几乎没有厚度，可以实现更薄封装。同时采用低电阻铜互联，可实现高速互连。
背面供电技术，将芯片的电源线与信号线分离，电源线由晶圆背面接入，可以降低后段制程布线拥挤问题，优化供电效能，改善散热等。IMEC、Intel 等均在开展相关技术研发。
技术发展的竞争态势
21 世纪以来，美国国国防部高级研究局（DARPA）、比利时微电子研究中心（IMEC）等机构支持开展了大量 3DHI 的研究项目。DARPA 先后设立硅上化合物半导体材料（COSMOS）、多样化易用异构集成（DAHI）、通用异构集成及IP 复用策略（CHIPS）、下一代微电子制造（NGMM）等项目，持续、系统地支持 3DHI 技术研发。
产业链各环节企业如日月光、台积电、英特尔、三星、美光、AMD 等均积极布局 3DHI 技术，随着先进封装工艺与前道制程结合更加紧密，台积电、英特尔和三星等上游芯片制造企业成为 3DHI 技术创新的最重要参与者。
英特尔尝试通过晶体管、封装和芯片设计协同优化继续摩尔定律演进。公司提供嵌入式多芯片互连桥接（EMIB）、Foveros 3D 封装等异质集成技术。EMIB通过一个桥接硅片，将不同芯片组合在一起，可实现 50μm -40μm 的凸点间距。Foveros 是英特尔开发的晶圆级 3D 封装技术，可以实现在逻辑芯片堆叠，其凸点间距可达 50-36μm。此外，英特尔还在研发下一代 Foveros Omni 和 Foveros Direct 技术。前者支持分拆芯片（die disaggregation）设计，为芯片到芯片的互连和模块化设计提供更高的灵活性；后者实现了由传统凸点焊接到铜对铜直接键合（Hybird bonding）的转变，可以实现 10 微米以下的凸点间距，芯片互连密度提高一个数量级。两项技术计划在 2023 年实现量产。
台积电推出 3D Fabric 先进封装平台，提供扇入型晶圆级封装（Fan-in WLP）、整合扇出型封装（InFO），2.5D 片上晶圆基板（CoWoS）封装，以及 3D 集成片上系统（SoIC）等封装技术。台积电 CoWoS 在芯片与基板中间加入硅中介层，实现重新布线及高密度互联；SoIC 采用无凸点（no Bump）直接键合技术，实现 CoW（Chip on Wafer）、WoW（Wafer on Wafer）直接互连。2020 年，台积电投资 100 亿美元在中国台湾地区竹南科学园建设全球首座全自动化 3D Fabric 先进封装厂 AP6，预计 2022 年下半年开始生产。2021 年 2 月，台积电投资 186 亿日元，在日本茨城县设立半导体材料研发中心，与日本企业合作开展 3D IC 封装与散热相关材料研发。
三星的先进封装平台包括 I-Cube、X-Cube、R-Cube 和 H-Cube。I-Cube 是采用硅中介层的 2.5D 封装方案，能够将一个或多个逻辑芯片（CPU、GPU 等）和多个高带宽内存（HBM）芯片水平集成在硅中介层上。R-Cube 则是三星的低成本 2.5D 封装方案。H-Cube 是三星电子在 2021 年 11 月新推出的 2.5D 封装解决方案，专用于需要高性能和大面积封装技术的高性能计算（HPC）、人工智能等领域。X-Cube 是三星的 3D IC 封装方案。
在“863 计划”、“973 计划”等支持下，国内机构在 3DHI 方面也取得一系列成果。中国科学院物理研究所解决了硅上异质外延生长Ⅲ-Ⅴ族材料的难题；中科院上海微系统所研制了多种硅基异质材料集成衬底，如：绝缘体上碳化硅、绝缘体上铌酸锂、绝缘体上Ⅲ-Ⅴ族等。中芯国际、长电、通富微电、长江存储、华为海思等企业也在 3DHI 技术开发、应用方面取得长足进步。长江存储开发的Xtacking 堆栈技术，将 CMOS 外围电路堆叠在 NAND 芯片下方，构建了高密度、高速存储结构。而在上游支撑设备及工具软件方面，也有一批企业实现技术突破。华海清科针对 3D IC 研制的 12 英寸晶圆减薄抛光一体机已进入生产验证；中微半导体的深硅刻蚀机已经应用在欧洲客户 MEMs 生产线；上海微电子装备成功研制出 2.5D\3D 先进封装光刻机，具有高分辨率、高套刻精度和超大曝光视场等特点，可满足超大尺寸芯片异构集成的应用需求。芯和半导体是英特尔UCIe 联盟中为数不多的 EDA 工具企业，公司与新思科技合作开发3D IC 封装设计分析平台。
技术产业化的前景
目前，3DHI 主要还是应用于异构芯片集成领域，即硅基芯片的三维集成，如：存储芯片、CMOS 图像传感器、高性能计算芯片等，应用范围仍相对狭窄。而未来，3DHI 在异质芯片集成领域有更大的产业化空间，包括：将硅基数字芯片与化合物半导体射频（RF）芯片、互连光子芯片、宽带隙半导体功率芯片等的集成。此外，3DHI 还是存算一体等前沿技术创新的重要基础性技术，有望支撑存算一体架构创新，引领带动高性能计算的进一步发展。
3DHI 也有望带动集成电路产业模式重塑和价值链重构。借助于 3DHI 技术，可以实现以 chiplet 形态提供硬 IP 核产品。这一方面将有助于更多系统公司通过集成第三方 chiplet 涉足自主芯片开发领域；另一方面，部分芯片设计公司将向方案平台商方向发展，向客户提供经验证的 base die 以及其上丰富的自有或第三方功能 chiplet 组合，如 AMD 公司推出 Infinity Architecture 模块化架构，就在保留 CPU、GPU 核心的情况下，允许客户引入其自研或第三方功能模块，快速实现定制芯片开发，以更好满足下游用户的特殊业务需求。
最后，3DHI 技术发展也将打破芯片制造和封测业务壁垒，前道与后道工艺走向融合，芯片产品设计开发更多表现为从产品定义、系统设计、前段工艺和封测等环节的系统创新，封测在全球集成电路创新链、价值链的重要度显著提升。
参考文献
[1] SEMI. Heterogeneous Integration Roadmap [R]. 2021.
[2] 王若达. 先进封装推动半导体产业新发展[J].中国集成电路，2022，31（04）：26-29.
[3] DARPA. Next Generation Microelectronics Manufacturing (NGMM) [R].2022.8.
